[1]
E. Guevara, J. Tinajero, M. Guevara, y M. Cajas Buenaño, «Análisis comparativo del nivel de defectuosidad en los dispositivos de potencia SiC MOSFETs: Array», Perspectivas, vol. 2, n.º 1, pp. 33–37, ene. 2020.